Peranti logik boleh atur cara yang kompleks (CPLD) merupakan perkakasan penting dalam repertoir anda. Seperti namanya, anda boleh memprogram cip ini untuk menyediakan fungsi logik yang anda perlukan. Ini mungkin menggantikan cip yang ketinggalan zaman, atau hanya cara untuk belajar dan mencuba teknologi yang berbeza. Apakah cara yang lebih baik untuk belajar selain menggunakan CPLD dan mencubanya?
Saya telah mencipta modul CPLD agar dapat memasangkannya pada pelbagai perkara, termasuk papan roti tanpa pateri, tetapi saya telah melakukan kesilapan. Nampaknya ruang palam masuk yang tersedia pada papan roti tanpa pateri ialah 1.1 inci. Saya telah menjadikan jejaknya selebar 1 inci, tanpa meninggalkan ruang untuk deretan wayar di kedua-dua belah pihak. Eh.
Tapi izinkan saya kembali dan tunjukkan lebih lanjut tentang apa yang saya lakukan, saya ingin membuat logik boleh atur cara yang boleh dibina sebagai kit, boleh dipateri dengan mudah di rumah, boleh diprogramkan dalam litar dan boleh berfungsi pada 3.3 atau 5 volt.
Untuk merealisasikan kit yang mudah dipateri, saya menggunakan komponen CPLD lama, yang juga tersedia dalam versi 3.3v dan 5v, dan akan mengekalkan pengaturcaraannya tanpa mengira bekalan kuasa. Logiknya sendiri ialah IC CPLD daripada siri Altera Max, tersedia dalam dua versi, sesuai untuk papan litar dengan 32 atau 64 makrosel. Makrosel ialah blok binaan logik asas yang diprogramkan menggunakan "istilah" logik dan kemudian saling berkaitan dengan makrosel lain melalui saling berkaitan yang boleh diprogramkan.
Melihat skema tersebut, anda dapat melihat bahawa ia tidak mempunyai banyak kandungan: pada dasarnya CPLD, litar pengaturcaraan dalam litar dan pengayun yang memacu logik CPLD.
Bahagian ini dipanggil EPM7032 dan EPM7064, menggunakan pembawa cip plumbum plastik 44-pin (PLCC), kadangkala dipanggil plumbum J kerana bentuk J plumbum tersebut. Pakej ini boleh dimasukkan ke dalam soket melalui lubang atau dipateri terus ke PCB.
Mengandungi pengayun terbina dalam, jadi CPLD boleh melaksanakan operasi secara state dan mencipta kaunter pantas sendiri tanpa memerlukan jam luaran. Jika jam luaran tersedia, jam berkelajuan tinggi pada modul boleh digunakan untuk mencipta peristiwa jam pada setiap tepi naik atau turun jam luaran, dan masih mematuhi garis panduan CPLD/FPGA, iaitu, anda benar-benar harus menggunakan rangkaian jam global dalaman dan bukannya pemacu "Asynchronous" yang memacu input jam. Voltan bekalan kuasa terkadar bagi pengayun ini adalah antara 1.8 dan 5.5 volt.
Jika anda menonton video itu, anda akan melihat bahawa saya membincangkan pilihan peribadi saya tentang cara mengendalikan pin "INH" pada pengayun; secara ringkasnya, selepas saya menyemak helaian spesifikasi adalah sah, saya cenderung untuk membiarkannya terapung.
Apabila berurusan dengan fungsi sedemikian, sebab-sebab yang terlintas di fikiran saya termasuk ketidaksukaan saya untuk menyambungkan pin input terus ke rel kuasa (jika boleh). Iaitu, saya lebih suka menggunakan perintang siri untuk mengehadkan arus semasa transien, walaupun ia sepatutnya tidak diperlukan.
Selama bertahun-tahun, saya telah melihat beberapa masalah dalam pengeluaran (kelompok besar), dan kadangkala perkara seperti kitaran kuasa akan membolehkan pin yang disambungkan terus ke rel kuasa mempunyai voltan yang lebih tinggi daripada cip itu sendiri, yang mana ia adalah buruk. Akhir sekali, sambungkan pin ke rel kuasa melalui perintang (sama ada kuasa atau pembumian), dan orang ramai boleh berubah fikiran dan menggunakan pin tersebut kemudian. Ini terutamanya benar dalam pengalaman saya dengan pintu yang tidak digunakan, anda mungkin tahu bahawa pintu ini tidak boleh dibiarkan terapung atau tidak disambungkan. Dengan menggunakan perintang tarik naik, anda boleh menyambungkan isyarat dan menggunakan pintu pagar tanpa memotong jejak tembaga.
Penyambung 10-pin dan beberapa perintang membentuk litar pengaturcaraan. Jika semua perintang adalah perintang tarik naik, saya akan menggunakan rangkaian perintang, tetapi malangnya, satu dibumikan.
Untuk memprogram CPLD bebas sedemikian, seorang pengaturcara khusus diperlukan. Ini mudah untuk saya katakan, kerana saya biasanya mempunyai beberapa CPLD di sebelah saya, tetapi jika anda tidak mempunyainya, ia tidak akan terlalu menyakitkan untuk memasuki permainan. "Altera USB Blaster" yang diluluskan dijual dengan harga $50 dan boleh dibeli dari Digikey dan tempat lain. Saya mempunyai beberapa klon dari Ebay, salah satunya adalah klon yang menyokong Altera, Xilinx dan Lattice pada masa yang sama. Terdapat projek dan kod di Internet yang boleh digunakan untuk membuat klon anda sendiri, saya akan menyenaraikannya dalam senarai video yang mungkin untuk projek membuat klon pengaturcara. Saya juga akan menunjukkan reka bentuk perisai di mana papan induk, Arduino, PIC, dll. boleh diprogramkan.
Perisian yang diperlukan untuk mengkompil dan memprogram CPLD tersedia secara percuma daripada Altera, tetapi bahagian lama ini memerlukan versi lama 9.1. Berita baiknya ialah ia merupakan versi lama kegemaran saya. Ia mempunyai penganalisis masa yang intuitif, tetapi ia telah dialih keluar dalam versi yang lebih baharu.
PCB ini mempunyai reka bentuk dua sisi yang ringkas, selagi papan litar sesuai dengannya, saya cenderung menggunakan kuprum untuk pembumian dan kadangkala bekalan kuasa. Kadangkala penuangan menjadi begitu pecah sehingga ia boleh menyebabkan masalah atau hasil akhir yang ceroboh, jadi penuangan semula kuprum adalah satu alat, tetapi ia perlu diuruskan.
Hari ini, banyak (jika bukan kebanyakan) pakej perisian CAD mengandungi paparan 3D produk akhir, walaupun ketepatan imej hanya setepat model 3D yang digunakan untuk mewakili bahagian-bahagian tersebut. Di sini anda boleh melihat di mana saya memilih model 3D untuk soket 44-pin, penyambung pengaturcaraan dan pengayun. Berikut adalah beberapa pakej 3D yang saya suka gunakan:
Banyak syarikat juga mempunyai model 3D komponen mereka. Molex hanyalah satu contoh syarikat yang telah melakukan tugas yang baik dalam bidang ini.
Kesilapan yang saya buat tidak menjejaskan fungsi seperti estetika, dan ia bukanlah masalah utama, iaitu, ia tidak sesuai untuk papan roti tanpa pateri tunggal.
Sebaik sahaja saya terfikir untuk berkongsi reka bentuk ini dengan sesiapa sahaja, saya terus tidak berpuas hati dengan simbol skematik CPLD dan pinout penyambung 40-pin, yang merupakan jejak keseluruhannya. Saya mengambil simbol penyambung baris dua 40-pin dan melaraskannya kepada jejak 1 inci, tetapi nombor pinnya bukan 1, 2, 3, 4... tetapi dinomborkan 1 di sisi seperti pakej DIP 3, 5, 7... sama seperti penyambung kabel reben. Oleh itu, ia merupakan jejak yang tidak intuitif untuk menentukan cara menyambung ke modul dan menyelesaikan masalah.
Begitu juga, penetapan pin CPLD agak mengelirukan, dan saya menggunakan satu set utiliti yang bergantung pada Bahasa Penerangan Imbasan Sempadan (BSDL) untuk mencipta simbol. Kebanyakan vendor utama mempunyai fail BSDL yang tersedia untuk komponen arus perdana mereka, yang membolehkan anda mencipta simbol dan pakej (separa) automatik. Seperti mana-mana automasi, ia perlu dilihat sebagai alat dan mungkin memerlukan urutan lanjut untuk hasil terbaik. Dalam kes ini, saya membiarkannya menyenaraikan pin mengikut susunan abjad, yang hampir rawak apabila menjejaki pin di papan. Saya hanya boleh mengatakan bahawa saya sangat cemas pada hari itu.
Anda membayar untuk pintasan ini apabila dalam perjalanan. Apabila saya ingin mengubah suai modul ini, saya akan menentukan dan memberikannya penempatan pin yang sepadan dengan bahagian itu sendiri, supaya mengetahui di mana hendak meletakkan prob osiloskop anda semudah melihat simbol skematik.
Apabila menggunakan papan litar, terdapat penambahbaikan lain yang kebanyakannya bersifat estetik atau berguna. Penunjuk pin 1 perlu lebih biasa digunakan dalam beberapa pakej, dan saya sentiasa lebih suka titik pembumian mudah untuk menyambungkan pembumian osiloskop atau wayar VOM. Saya mungkin menambah ini dengan menambah penyambung dua pin supaya kuasa dan pembumian boleh dikenakan terus pada papan dan bukannya diapit pada pin bawah.
Sebelum saya mengubah suai papan litar, saya ingin memastikan ia berfungsi dengan baik di bawah isu fizikal dan estetik. Selepas menghidupkan dan mengesahkan bahawa pengayun berfungsi dengan betul, saya memasang pengaturcara. Walaupun versi 3.3v lebih baharu daripada perisian pengaturcaraan, ia mengesan CPLD dan memaparkannya sebagai peranti "tidak diketahui".
Seterusnya, saya mencipta kaunter dalam Quartus dan menetapkan nombor pin. Penyusunan dan muat turun yang pantas serta fungsi kaunter yang dilihat oleh osiloskop mengesahkan bahawa reka bentuk itu boleh dilaksanakan.
Litar ujian pantas dalam Verilog adalah sangat mudah. Kod tersebut disenaraikan di bawah. Anda boleh memuat turun fail ZIP yang mengandungi skema dan litar ujian Verilog sebagai projek Quartus II (memerlukan versi 9.1).
Seperti yang saya nyatakan, saya akan membuat semakan kedua papan litar untuk memberi lebih perhatian kepada butiran yang diperlukan semasa berkongsi reka bentuk atau melakukan sebarang penyelesaian masalah. Memandangkan saya perlu menetapkan lebar penyambung bawah kepada 0.9 inci atau kurang, saya boleh terus menetapkannya kepada 0.6 inci, yang merupakan pakej DIP "lebar" standard. Melakukannya bermakna membiarkan pin bawah menonjol dari jejak soket CPLD. Saya tidak akan melakukan ini dalam situasi pengeluaran kerana ia dipasang dengan tangan pada masa itu, tetapi salah satu matlamatnya adalah untuk membuat kit pematerian tangan. Kompromi pematerian tangan ialah pengayun perlu berada dalam perumah pelekap permukaan SMD, versi melalui lubang adalah sangat besar dan biasanya tidak menyokong julat voltan yang saya mahukan.
Bolehkah modul-modul ini digunakan untuk membina sebuah komputer ringkas yang lengkap? Saya rasa saya perlu menambah memori.
Lol...ya, ia bergantung pada jenis komputer. Walau bagaimanapun, mikropengawal/mikrokomputer "sebenar" dipengaruhi oleh "ikatan pin" modul, yang bermaksud anda tidak boleh mendapatkan terminologi yang mencukupi daripada modul untuk melakukan apa-apa yang terlalu berguna.
Saya telah membuat pengawal masa dan mod kamera NTSC yang lengkap dengan saiz 64, jadi tiada pemproses diperlukan.
Verilog Struktur dan HDL yang digunakan dalam buku Nand to Tetris lebih kurang sama.
Mengapa bahagian melalui lubang? Kimpalan 0805 adalah mudah! Sekaranglah masanya untuk setiap tukang kimpal mempelajari kemahiran ini.
Jika saya membuat soket atas bertindih dengan pin yang dipateri dari bawah, maka saya boleh menggunakan "6 pusat (mensimulasikan cip 40 pin) atau pepenjuru, dsb. Ini akan menjadi komponen pematerian manual sepenuhnya untuk pematerian wayar bawah Soket atas di belakang kaki.
Tetapi sukar bagi pemula untuk mematerinya dari bawah. Apabila saya memateri pengepala untuk PCB papan roti (papan penyesuai SMD murah ini yang boleh anda gunakan di eBay boleh digunakan untuk prototaip), saya memasukkan pengepala ke dalam papan roti, kemudian meletakkan PCB di atasnya, dan kemudian saya boleh mematerinya dengan mudah. Ia sangat sesuai untuk papan roti. Jika anda perlu mematerinya dari bawah, ia lebih sukar lagi.
Jika CPLD berada di tengah (mungkin lebih mudah untuk disambungkan), ia boleh dipasang secara menyerong tanpa bertindih, terdapat 4 baris, atau CPLD boleh berada di satu sisi:
Terima kasih atas petua untuk memasukkan penyambung ke dalam papan roti sebelum menyolder. Saya agak tidak stabil.
Bagaimana pula dengan pin papan roti format DIP pada satu hujung dan jenis "dongle" soket cip itu sendiri pada hujung yang satu lagi? Cip boleh digantung pada hujung papan roti. Penghalaan akan menjadi ketat.
|####### ********************** |. Ya, saya memutuskan untuk menggunakan versi "percuma" Altera, sama seperti Xilinx dan Lattice yang mempunyai versi "percuma". Saya perlu menamatkan kitaran dengan Al Williams untuk memahami apa yang disokong oleh semua sokongan terbuka, yang mesti merangkumi atribut khusus siri peranti. Walau bagaimanapun, saya telah melakukan banyak perkara dengan versi percuma.
Ya, anda menunjukkan bahawa CPLD bertindih dengan pin yang saya percaya. Jika saya mengikutinya dengan betul, ini mungkin kelihatan seperti rev 2. Apabila mereka bentuk untuk pengeluaran (besar-besaran), saya sentiasa alah kepada langkah "pemasangan pateri tangan" kerana ia bertindih (sebenarnya pin pateri pada bahagian bukan komponen). ) Sudah menjadi komponen pateri tangan) tetapi ini hanyalah kit kecil, bukan reka bentuk berorientasikan pengeluaran. Saya cuma mempunyai beberapa tabiat yang sukar untuk disingkirkan pada usia saya. 
Saya fikir papan litar berbentuk T dengan CPLD dan komponen pasif dengan bahagian berbentuk T yang lebar akan sangat berguna apabila digantung di tepi papan roti. Sesuatu yang serupa dengan Adafruit RasPi T-Cobbler (http://www.adafruit.com/products/2028). Ini akan menjadikan sebahagian besar kawasan papan roti tersedia.
Malangnya, pemberhentian ini akan mengehadkan penggunaannya dalam projek sampingan dengan ketara, sama seperti semua penjana fungsi berdasarkan XR2206 dan ICL8038.
Idea yang menarik. Saya suka dua cip ini. CPLD tidak ketinggalan zaman, cuma ia cara yang lebih murah untuk membelinya pada 3.3v.
Berkenaan "omong kosong" anda... anda sebenarnya tidak membuat susun atur baharu untuk meletakkannya pada papan roti. Letakkan sahaja wayar pada papan roti dahulu, dan kemudian letakkan cpld pada wayar tersebut. Atau, jika anda boleh menarik jalur kuasa dan pembumian daripada salah satu daripadanya, gunakan 2 papan roti.
Mengenai Altium dan Eagle. Pernahkah anda mempertimbangkan KiCad? Ia tidak mempunyai sebarang batasan iaitu anda lebih suka Altium berbanding Eagle, dan secara lalai menjana ralat DRC untuk semua pin yang tidak disambungkan. Jika anda benar-benar ingin membuka pin, anda perlu memberitahunya. (Mungkin hanya untuk input, bukan untuk output, dan ia belum disemak lagi). Satu lagi ciri hebat ialah ia sangat mudah dipelajari. Ia hanya mengambil masa satu petang, dan manual pengenalan yang sangat baik telah membantu saya bermula.
Saya lebih suka smd (bahagian yang lebih besar) di atas lubang tembus. Ia lebih mudah digunakan. Anda tidak perlu memusingkan PCB sepanjang masa. (Beberapa kesilapan bodoh telah dibuat kerana pencerminan...). Dan anda tidak perlu memotong wayar perintang. Apabila berkongsi reka bentuk, berbilang pakej boleh diletakkan dengan mudah pada PCB atau satu bahagian. Perintang SMD TH. (Ia menjadikan susun atur sedikit lebih rumit).
Saya menggunakan "KiCad Getting Started" dalam format pdf. Versi lama yang saya gunakan ialah 29 halaman, dan versi terkini mempunyai 52 halaman. Anda boleh mendapatkannya dalam tutorial lain (termasuk pautan video): http://kicad-pcb.org/help/tutorials/
Saya tahu bahawa [Chris Gemmell] dari Hackaday dan The Amp Hour telah membuat siri mengenai Kicad http://kicad-pcb.org/help/tutorials/
Kicad mungkin berguna, biar saya lihat apa yang berlaku dalam Rev 2. Terima kasih atas cadangan anda. Input yang tidak disambungkan adalah perkara yang baik untuk DRC (ERC), dan untuk penyambung dan perkara lain yang menjadikannya lembut atau IO, kebanyakan mesej pemutusan sambungan CAD biasanya boleh dielakkan.
Jalankan ujian pantas dan masukkan penyambung ke dalam jadual kosong, jalankan anotasi dan DRC. Ia memberi saya ralat DRC untuk setiap pin. Walau bagaimanapun, menanda pin yang tidak disambungkan yang diketahui adalah sangat mudah.
Tetapkan kepada pasif. Saya perlu mencari (Edit Komponen -> Edit dengan Editor Perpustakaan. Editor perpustakaan membuka dan memuatkan komponen anda dalam tetingkap berasingan, anda boleh menyemak atau menukar mana-mana bahagian komponen. Komponen yang diubah boleh disimpan atau dikemas kini dalam skematik Anda. Ini menjadikannya sangat mudah untuk menukar komponen. Saya tidak begitu peduli tentang perpustakaan. Contohnya, jika anda menggunakan cpld, anda ingin memberikan nama yang bermakna kepada pin. Lebih penting lagi, terdapat antara muka yang baik untuk mereka bentuk komponen Anda sendiri.
Dalam ERC KiCad, pin "tidak bersambung" adalah jenis pin yang berbeza daripada "pin pasif", dan semua pin "tidak bersambung" akan menghasilkan ralat. Cara ERC berfungsi boleh dilaraskan dengan mudah mengikut pilihan anda sendiri: Alatan -> Pemeriksa Peraturan Elektrik -> Pilihan.
Masa siaran: 18 Nov-2021